台积电5nm订单下半年满载，4nm优化版明年进入量产。 已被苹果、高通、联发科、博通、英特尔等主要厂商采用，但3nm的推进面临芯片设计复杂度、晶圆代工成本等问题。 关键是新型极紫外（EUV）曝光机采购量创历史新高，产出吞吐速度放缓，可能导致3nm晶圆代工价格逼近3万美元。
因为3nm代工价格太高，可能会影响客户的制程收缩速度。 为加快明年之后客户的5nm产品线向3nm的转换，并按照摩尔定律保持先进制程，设备业透露，台积电将启动EUV持续改进计划（CIP）。 希望在略微增加芯片尺寸的同时，减少先进制程中使用的EUV掩模数量，以减少3nm“曲线高度和寡核苷酸”问题。
台积电近年扩大EUV曝光机采购，下半年全面开启5nm产能，包括苹果A15应用处理器和 M1X/M2电脑处理器、联发科和高通的新款5G手机芯片、AMD Zen 4架构电脑和服务器处理器将陆续量产。 为保持技术领先，5nm优化的4nm将于明年进入量产，新的3nm也将在明年下半年投入量产。 然而，客户对于延长4nm的使用或采用新的3nm的态度正在摇摆不定。 主要区别在于 EUV 光。 覆盖层的数量决定了代工厂的价格。
据业内人士分析，EUV曝光机的价格越来越高。 下半年推出NXE：3600D售价高达140-1.5亿美元，产能可达每小时160片12英寸晶圆。 与上一代机型相比，增幅并不大。 从工艺上看，4nm主要用5nm优化，EUV掩膜层约14层，但3nm预计要用25层EUV掩膜层，所以3nm晶圆代工价格可能高达3万美元。 并非所有客户都愿意付款。 为了减少客户对产品线从5nm到3nm放缓的担忧，台积电推出了EUV CIP改进工艺的计划，希望减少EUV掩膜层和相关材料的使用数量。，例如将3nm 25 EUV掩膜层减少到20层。 设备业指出，虽然芯片尺寸会因此略有增加，但如果计划成功，可有效降低生产成本和晶圆价格，加速客户产品线向3nm转移。
分析：有助于增加自由现金流
台积电未来三年1000亿美元资本支出将用于扩大先进工艺产能80%，随着台积电先进工艺向3nm和2nm发展，将 极紫外（EUV）产能将在千亿美元预算中占比最大。 因此，如果能够通过EUV CIP计划减少EUV采购，将有助于台积电增加自由现金流。
台积电希望在 5nm 和更先进的工艺上保持领先地位。 近年来积极采购EUV曝光机，保持产能优势。 根据台积电近日举办的技术论坛，到2020年EUV曝光机累计装机量将占全球机器总产能的50%。使用台积电EUV技术生产的晶圆将占EUV曝光晶圆总数的50%。 2020 年。65%。
随着台积电Fab 18厂5-8期3nm产能在未来2-3年内逐步完成并进入量产，2024年亚利桑那州12英寸厂一期后 进入量产阶段，使用台积电EUV技术曝光的晶圆数量将呈比例增长，稳固确立全球EUV产能最大的半导体工厂，但也将付出巨大的投资成本 .
然而，EUV曝光机不断推陈出新，不仅功耗惊人的大，在吞吐量上还有很大的提升空间。 而且，先进制程的投资额越来越高，能够支付如此巨额代工成本的半导体工厂并不多。 虽然台积电现在有苹果、英伟达、AMD、高通、联发科、英特尔、博通、麦威尔（Marvell）、赛灵思（Xilinx）等大客户采用先进的制造工艺。 不过，随着三星代工厂积极扩产和英特尔在先进制造工艺方面的产能提升，台积电将面临越来越大的竞争压力。
对于台积电来说，EUV产能完成后，最怕的就是客户订单不会如预期，产能利用率低会对毛利率造成下行压力。 所以这次推出EUV CIP计划，如果能有效降低3nm晶体圆形EUV掩模的层数将有助于在达到相同产量的情况下减少EUV曝光机的购买。 如果每年减少1到2台EUV机器的采购，资本支出也可以减少3亿美元，这对提高台积电很重要。 自由现金流、减少折旧和摊销费用的增加等都会有很大帮助。 [H]
